SystemC / TLM: Comment pratiquer efficacement ces nouveaux standards de modélisation et co-simulation matériel-logiciel

Share it now

 

SystemC / TLM:
Comment pratiquer efficacement ces nouveaux standards de modélisation et co-simulation matériel-logiciel


an ECSI, Minalogic and ST Microelectronics Workshop

March 27, 2007
Grenoble, France

Description et Agenda
Programme détaillé
Inscription
Accès à Minatec


Description



La journée SystemC-TLM
ECSI, le pôle Minalogic et la société STMicroelectronics s'associent pour organiser une journée entièrement dédiée au standard SystemC et à son extension TLM. Promus par le consortium OSCI et par l'IEEE, ces standards révolutionnent l’architecture, la conception et la vérification des systèmes embarqués complexes en permettant notamment le développement et la vérification en parallèle du logiciel embarqué et du matériel grâce à des simulations très rapides et ceci avant même la disponibilité de carte ou de modèle VHDL/Verilog RTL. SystemC et TLM c’est aussi la possibilité de changer de niveau d’abstraction et de créer différents modèles permettant l’exploration de plusieurs solutions à moindre coût.Au cours de cette journée, les meilleurs spécialistes français du domaine présenteront la logique industrielle qui a donné naissance à SystemC et TLM, un tutoriel pour vous permettre de débuter sans peine, les outils disponibles sur le marché, les modèles et outils en open source, ainsi que le retour d’expérience des acteurs de l'industrie et de la recherche.
Une exposition vous permettra de découvrir de façon très pratique les différents outils et solutions du marché.

Le standard SystemC et son extension TLM
Implémenté comme une extension du langage C++, SystemC (IEEE 1666 de décembre 2005) fournit une bibliothèque de classes pour la modélisation, dont le modèle d' exécution est adapté à la simulation de System-On-Chip (SoC) et, potentiellement, de tout système matériel numérique complexe, avec ou sans processeurs et logiciel. La modélisation SystemC couvre les concepts de comportements concurrents, de temps du système simulé et de types de données adaptés à la description du hardware, ainsi que la modélisation de structures hiérarchiques. Les modèles en SystemC sont simulables sur station de travail de type PC ou autre, avec des simulateurs open source ou commerciaux qui augmentent encore la productivité.TLM (Transaction Level Modelling), bâti sur SystemC, standardise la modélisation à un niveau d'abstraction plus élevé que le RTL, en fournissant des modèles de communication de structures de données complètes (« transactions ») entre blocs, IPs ou circuits complexes, au lieu des habituels signaux. Le standard TLM de l’Open SystemC Initiative (OSCI, www.systemc.org) permet ainsi à des concepteurs matériels ou développeurs logiciels de modéliser facilement, et simuler à grande vitesse, des blocs, IPs, circuits SOC, ou cartes, à l’aide de modules SystemC communiquant par transactions.


Agenda


Accueil, petit déjeuner et introduction
9:30-9:50      Accueil et petit déjeuner
9:50-10:00    Introduction

Session 1: Les standards IEEE et OSCI: SystemC - TLM
10:00–12:00   SystemC et TLM: les bases du langage

Session 2: Les outils disponibles et démonstration
12:00–12:30  Tour d’horizon des outils et solutions du marché
12:30-14:00   Première session de démonstration et déjeuner

Session 3: Retour d’expérience des utilisateurs
14:00-14:30   STMicroelectronics – Architecture & vérification SOC et logiciel
14:30-14:50   Groupe Silicomp – Virtual Board
14:50-15:10   CEA Leti – L’apport de SystemC-TLM dans l’architecture FAUST

Session 4: Projets autour de SystemC et TLM
15:20-16:05   OpenTLM: vers une communauté Open Source autour des modèles et simulations SystemC-TLM pour et par les développeurs de logiciel embarqué sur SoC et carte
16:05-16:30   SocLib : modèles pour les architectes, et ICODES : modélisation objet et synthèse

Session 5: Démonstrations et discussion
16:30-18:00   Deuxième session de démonstration et discussions

Share it now